2
关注
2339
浏览

锁存器(latch)和触发器(flip-flop)区别?

查看全部 1 个回答

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:15

电平敏感的存储器件称为锁存器。可分为高电平锁存器和低电平锁存器,用于不同时钟之间的信号同步。

有交叉耦合的门构成的双稳态的存储原件称为触发器。分为上升沿触发和下降沿触发。可以认为是两个不同电平敏感的锁存器串连而成。前一个锁存器决定了触发器的建立时间,后一个锁存器则决定了保持时间。


关于作者

问题动态

发布时间
2021-12-28 22:15
更新时间
2021-12-28 22:15
关注人数
2 人关注

推荐内容

FPGA设计中对时钟的使用?(例如分频等)
附加约束的作用?
变压器绝缘损坏该如何处理?
什么是亚稳态?为什么两级触发器可以防止亚稳态传播?
MOORE 与 MEELEY状态机的特征?
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
什么是竞争与冒险现象?怎样判断?如何消除?
查找表的原理与结构?
为什么触发器要满足建立时间和保持时间?
FPGA设计工程师努力的方向?