2
关注
3572
浏览

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage;与门


next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)


module(clk,current-stage,carryin,next-stage,carryout);


inputclk, current-stage,carryin;


outputnext-stage,carryout;


always@(posedgeclk)


carryout<=carryin¤t-stage;


nextstage<=


关于作者

问题动态

发布时间
2021-12-28 22:27
更新时间
2021-12-28 22:28
关注人数
2 人关注

相关问题

关于文献检索,若检索到文献的日期与从文献中识别到不良反应的日期不是同一天,第0天应记录哪一个日期?
试验设计(DOE)中为什么要进行残差诊断?
在使用状态的一个计算机化系统,是关键系统,但是没有做验证,前期的信息可能也不全,如何处理?
如果转移到另外一个同样存储条件的稳定性箱,转移这个过程时间较短,是否可以评估该间歇的时间不会对产品质量产生影响?这个时间的度该怎么把握呢?
三批辅料供应商改变要做三批工艺验证和稳定性考察,请问三批用到的辅料供应商可以是同一个批号吗?
我有一个计算机化系统,是关键系统,目前在用状态,但是没有做验证,前期的信息可能也不全,如何处理?
FPGA设计中如何实现同步时序电路的延时?
试验设计(DOE)中的残差是什么?
创新单抗产品的临床前安全性评价时,已上市产品均最终采用食蟹猴作为其正式长毒实验的动物种属。可否只选择食蟹猴一个相关种属进行临床前安全性评价?
体外诊断试剂自测产品注册时说明书可以注册两个版本么,即一个用于专业医疗机构人员使用,一个用于非专业背景的人员自测使用?

推荐内容

MOORE 与 MEELEY状态机的特征?
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
FPGA芯片内有哪两种存储器资源?
时序设计的实质?
附加约束的作用?
FPGA和CPLD的区别?
查找表的原理与结构?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
锁存器(latch)和触发器(flip-flop)区别?
时序约束的概念和基本策略?