2
关注
2984
浏览

FPGA设计中如何实现同步时序电路的延时?

查看全部 1 个回答

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:18

首先说说异步电路的延时实现:异步电路一半是通过加buffer、两级与非门等来实现延时(我还没用过所以也不是很清楚),但这是不适合同步电路实现延时的。在同步电路中,对于比较大的和特殊要求的延时,一半通过高速时钟产生计数器,通过计数器来控制延时;对于比较小的延时,可以通过触发器打一拍,不过这样只能延迟一个时钟周期。


关于作者

问题动态

发布时间
2021-12-28 22:18
更新时间
2021-12-28 22:18
关注人数
2 人关注

相关问题

清洁验证如何实施风险评估
变更注射剂处方中的辅料,如何对非注射途径的辅料进行质量控制?
如何进入质量人个人账号主页,个人账号主页有哪些功能?
如何理解ISO9001体系认证新版中风险评估控制?
六西格玛是如何兴起的?
如何实施OHSAS18000认证?
输注类产品申报企业应如何对产品所宣称的特殊性能进行验证
随药品注册申报纸质资料同时提交的光盘,格式体例如何要求?
如何做好内审工作
医疗机构如何进行DI对码工作?

推荐内容

同步电路和异步电路的区别?
为什么触发器要满足建立时间和保持时间?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
对于多位的异步信号如何进行同步?
Xilinx中与全局时钟资源和DLL相关的硬件原语?
锁存器(latch)和触发器(flip-flop)区别?
FPGA设计中对时钟的使用?(例如分频等)
MOORE 与 MEELEY状态机的特征?
变压器绝缘损坏该如何处理?