2
关注
3719
浏览

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage;与门


next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)


module(clk,current-stage,carryin,next-stage,carryout);


inputclk, current-stage,carryin;


outputnext-stage,carryout;


always@(posedgeclk)


carryout<=carryin¤t-stage;


nextstage<=


关于作者

问题动态

发布时间
2021-12-28 22:27
更新时间
2021-12-28 22:28
关注人数
2 人关注

相关问题

产品设计开发阶段如何进行风险管理
一个生产车间装有十几台净化空调机组,经常会在不同的地点产生报警,每天都有上千条超标报警,请问大家都是怎么处理这些报警的?
年度的清洁监测,车间某一产品有10/20/40mg规格,我能选择其中任一一个做清洁监测来证明这个产品的清洁方法是有效的吗?
个性化基台产品的结构设计描述需包括哪些关键内容?
软性角膜接触镜产品若采用以改善光学成像为目的的非球面光学设计,需提交哪些技术资料?
食品产品配方设计依据应提供哪些材料?
灭菌柜验证时,空载和装载时都做了16个热分布点,请问热穿透时,也布16个温度探头吗?另外,生产过程,水浴灭玻璃瓶的大容量注射液时,是不是要有一个探头穿透到产品里?
IC设计前端到后端的流程和EDA工具?
审计追踪审核报告必须由系统本身生成吗?还是说可以使用另一个更为适当的系统来执行该分析?
是否需要在生产完一个药品之后(清洁之前)对设备表面的残留总量进行定量以支持清洁验证研究?

推荐内容

你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
时序设计的实质?
FPGA芯片内有哪两种存储器资源?
IC设计前端到后端的流程和EDA工具?
系统最高速度计算(最快时钟频率)和流水线设计思想?
对于多位的异步信号如何进行同步?
锁存器(latch)和触发器(flip-flop)区别?
FPGA设计中对时钟的使用?(例如分频等)
为什么触发器要满足建立时间和保持时间?
变压器的定期修理周期是多久?