锁存器（latch）和触发器（flip-flop）区别？ - 分享质量人的知识和经验

登录

2: 关注

2356: 浏览

锁存器（latch）和触发器（flip-flop）区别？

电子电气

好问题 0 评论收藏举报

您还未登录!暂时最多只可查看 1 条回答

去登录! 还没有账号?去注册

1 回答

LX3345680188 二阶会员用户来自于: 广东省东莞市
2021-12-28 22:15

电平敏感的存储器件称为锁存器。可分为高电平锁存器和低电平锁存器，用于不同时钟之间的信号同步。

有交叉耦合的门构成的双稳态的存储原件称为触发器。分为上升沿触发和下降沿触发。可以认为是两个不同电平敏感的锁存器串连而成。前一个锁存器决定了触发器的建立时间，后一个锁存器则决定了保持时间。

赞同 0 0评论

关于作者

: 打豆豆 二阶会员
这家伙很懒，还没有设置简介

99: 回答

93: 文章

974: 问题

问题动态

发布时间: 2021-12-28 22:15

更新时间: 2021-12-28 22:15

关注人数: 2 人关注

相关问题

为什么触发器要满足建立时间和保持时间？: 2758 浏览 2 关注 1 回答 0 评论

用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage？: 3298 浏览 2 关注 1 回答 0 评论

什么是亚稳态？为什么两级触发器可以防止亚稳态传播？: 3807 浏览 2 关注 1 回答 0 评论

推荐内容

问 Xilinx中与全局时钟资源和DLL相关的硬件原语？: 2654 浏览 2 关注 1 回答 0 评论

问你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗？: 3980 浏览 2 关注 1 回答 0 评论

问电源输入频率描述为50-60Hz与50/60Hz有什么区别?: 6064 浏览 4 关注 3 回答 0 评论

问 FPGA设计中如何实现同步时序电路的延时？: 2977 浏览 2 关注 1 回答 0 评论

问为什么触发器要满足建立时间和保持时间？: 2758 浏览 2 关注 1 回答 0 评论

问 FPGA设计工程师努力的方向？: 3074 浏览 2 关注 1 回答 0 评论

问用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage？: 3298 浏览 2 关注 1 回答 0 评论

问 FPGA和CPLD的区别？: 2489 浏览 2 关注 1 回答 0 评论

问时序约束的概念和基本策略？: 3883 浏览 2 关注 1 回答 0 评论

问 IC设计中同步复位与异步复位的区别？: 2620 浏览 2 关注 1 回答 0 评论

技术支持 WeCenter © 2024 粤ICP备2023143277号-1