2
关注
2334
浏览

锁存器(latch)和触发器(flip-flop)区别?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:15

电平敏感的存储器件称为锁存器。可分为高电平锁存器和低电平锁存器,用于不同时钟之间的信号同步。

有交叉耦合的门构成的双稳态的存储原件称为触发器。分为上升沿触发和下降沿触发。可以认为是两个不同电平敏感的锁存器串连而成。前一个锁存器决定了触发器的建立时间,后一个锁存器则决定了保持时间。


关于作者

问题动态

发布时间
2021-12-28 22:15
更新时间
2021-12-28 22:15
关注人数
2 人关注

推荐内容

为什么触发器要满足建立时间和保持时间?
MOORE 与 MEELEY状态机的特征?
同步电路和异步电路的区别?
变压器绝缘损坏该如何处理?
IC设计中同步复位与异步复位的区别?
对于多位的异步信号如何进行同步?
HDL语言的层次概念?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
FPGA芯片内有哪两种存储器资源?
FPGA设计中如何实现同步时序电路的延时?