2
关注
7197
浏览

什么是竞争与冒险现象?怎样判断?如何消除?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:30


在组合电路中,某一输入变量经过不同途径传输后,到达电路中某一汇合点的时间有先有后,这种现象称竞争;由于竞争而使电路输出发生瞬时错误的现象叫做冒险。(也就是由于竞争产生的毛刺叫做冒险)。


判断方法:代数法(如果布尔式中有相反的信号则可能产生竞争和冒险现象);卡诺图:有两个相切的卡诺圈并且相切处没有被其他卡诺圈包围,就有可能出现竞争冒险;实验法:示波器观测;


解决方法:

1:加滤波电容,消除毛刺的影响;

2:加选通信号,避开毛刺;

3:增加冗余项消除逻辑冒险。


门电路两个输入信号同时向相反的逻辑电平跳变称为竞争;


由于竞争而在电路的输出端可能产生尖峰脉冲的现象称为竞争冒险。


如果逻辑函数在一定条件下可以化简成Y=A+A’或Y=AA’则可以判断存在竞争冒险现象(只是一个变量变化的情况)。


消除方法,接入滤波电容,引入选通脉冲,增加冗余逻辑。

关于作者

问题动态

发布时间
2021-12-28 22:29
更新时间
2021-12-28 22:30
关注人数
2 人关注

相关问题

什么是OC曲线?
碘伏消毒棉片的有效期验证的依据是什么?
液相色谱流动相使用前为什么要脱气?
体外诊断试剂注册检验送检需要注意什么?
OOS/OOE/OOT有什么不同?
请问检定和校准证书有什么区别
什么是目视管理
医疗器械不良事件监测工作的目的是什么?
FDA 483和警告信有什么区别?
超声波探伤仪中发射电路中的阻尼电阻有什么作用?

推荐内容

电气常用的攻牙丝锥和钻头的选择有哪些?
什么是同步逻辑和异步逻辑?
FPGA和CPLD的区别?
建立时间与保持时间的概念?
IC设计中同步复位与异步复位的区别?
系统最高速度计算(最快时钟频率)和流水线设计思想?
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
对于多位的异步信号如何进行同步?
QC080000:2017转版时间安排
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?