2
关注
1830
浏览

什么是时钟抖动?

查看全部 1 个回答

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:17

时钟抖动是指芯片的某一个给定点上时钟周期发生暂时性变化,也就是说时钟周期在不同的周期上可能加长或缩短。它是一个平均值为0的平均变量。


关于作者

问题动态

发布时间
2021-12-28 22:16
更新时间
2021-12-28 22:17
关注人数
2 人关注

推荐内容

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
为什么触发器要满足建立时间和保持时间?
什么是同步逻辑和异步逻辑?
同步电路和异步电路的区别?
FPGA和CPLD的区别?
时序设计的实质?
什么是竞争与冒险现象?怎样判断?如何消除?
时序约束的概念和基本策略?
对于多位的异步信号如何进行同步?
MOORE 与 MEELEY状态机的特征?