2
关注
2158
浏览

附加约束的作用?

查看全部 1 个回答

LX3345680188 二阶会员 用户来自于: 广东省深圳市
2021-12-28 22:12

1、提高设计的工作频率(减少了逻辑和布线延时);

2、获得正确的时序分析报告;(静态时序分析工具以约束作为判断时序是否满足设计要求的标准,因此要求设计者正确输入约束,以便静态时序分析工具可以正确的输出时序报告)

3、指定FPGA/CPLD的电气标准和引脚位置。


关于作者

问题动态

发布时间
2021-12-28 22:12
更新时间
2021-12-28 22:12
关注人数
2 人关注

相关问题

计量能力提升对企业经济效益会产生什么作用?
质量信息有什么作用?
气相色谱有哪些检测器?检测器的原理、用途和作用?
医疗器械创新申请中如何证明产品主要工作原理/ 作用机理为国内首创, 处于国际领先水平
什么是BRH呢?它的作用是什么?
测Pb时加抗坏血酸(Vc)做基体改进剂,其作用机理是怎么回事啊?
减速机的作用是什么?
菌种甘油(冷冻)管藏法中甘油起什么作用?
计量在环境监测工作中有哪些作用?
在RO装置除盐过程中加NaHCO3的作用?

推荐内容

锁存器(latch)和触发器(flip-flop)区别?
Xilinx中与全局时钟资源和DLL相关的硬件原语?
为什么触发器要满足建立时间和保持时间?
IC设计中同步复位与异步复位的区别?
变压器的定期修理周期是多久?
FPGA设计中对时钟的使用?(例如分频等)
系统最高速度计算(最快时钟频率)和流水线设计思想?
查找表的原理与结构?
HDL语言的层次概念?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?