2
关注
1829
浏览

什么是时钟抖动?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:17

时钟抖动是指芯片的某一个给定点上时钟周期发生暂时性变化,也就是说时钟周期在不同的周期上可能加长或缩短。它是一个平均值为0的平均变量。


关于作者

问题动态

发布时间
2021-12-28 22:16
更新时间
2021-12-28 22:17
关注人数
2 人关注

推荐内容

为什么触发器要满足建立时间和保持时间?
HDL语言的层次概念?
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
电源输入频率描述为50-60Hz与50/60Hz有什么区别?
IC设计中同步复位与异步复位的区别?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
QC080000:2017转版时间安排
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
FPGA设计中如何实现同步时序电路的延时?
变压器绝缘损坏该如何处理?