2
关注
7203
浏览

什么是竞争与冒险现象?怎样判断?如何消除?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:30


在组合电路中,某一输入变量经过不同途径传输后,到达电路中某一汇合点的时间有先有后,这种现象称竞争;由于竞争而使电路输出发生瞬时错误的现象叫做冒险。(也就是由于竞争产生的毛刺叫做冒险)。


判断方法:代数法(如果布尔式中有相反的信号则可能产生竞争和冒险现象);卡诺图:有两个相切的卡诺圈并且相切处没有被其他卡诺圈包围,就有可能出现竞争冒险;实验法:示波器观测;


解决方法:

1:加滤波电容,消除毛刺的影响;

2:加选通信号,避开毛刺;

3:增加冗余项消除逻辑冒险。


门电路两个输入信号同时向相反的逻辑电平跳变称为竞争;


由于竞争而在电路的输出端可能产生尖峰脉冲的现象称为竞争冒险。


如果逻辑函数在一定条件下可以化简成Y=A+A’或Y=AA’则可以判断存在竞争冒险现象(只是一个变量变化的情况)。


消除方法,接入滤波电容,引入选通脉冲,增加冗余逻辑。

关于作者

问题动态

发布时间
2021-12-28 22:29
更新时间
2021-12-28 22:30
关注人数
2 人关注

相关问题

综合质量风险管理计划(IQRMP)的目的和内容是什么?
什么是鲁尔量规?
MAH的法规要求是什么?
更换了另一种牌号的ODS柱,虽然分离情况仍可以,但保留时间不能重现,为什么?
申请体外诊断设备注册变更时,什么情况下需要补充网络安全注册检验/委托检验?
ODM和OEM有什么区别?
CNC的中文含义是什么?
洁净区单位面积对人数有什么要求
新购买的HPLC柱验收测试时柱压过高,请问为什么?
ISO 11607系列标准和EN 868系列标准有什么区别

推荐内容

Xilinx中与全局时钟资源和DLL相关的硬件原语?
FPGA和CPLD的区别?
时序约束的概念和基本策略?
什么是同步逻辑和异步逻辑?
查找表的原理与结构?
FPGA设计中如何实现同步时序电路的延时?
FPGA设计中对时钟的使用?(例如分频等)
IC设计中同步复位与异步复位的区别?
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?