2
关注
6928
浏览

什么是竞争与冒险现象?怎样判断?如何消除?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:30


在组合电路中,某一输入变量经过不同途径传输后,到达电路中某一汇合点的时间有先有后,这种现象称竞争;由于竞争而使电路输出发生瞬时错误的现象叫做冒险。(也就是由于竞争产生的毛刺叫做冒险)。


判断方法:代数法(如果布尔式中有相反的信号则可能产生竞争和冒险现象);卡诺图:有两个相切的卡诺圈并且相切处没有被其他卡诺圈包围,就有可能出现竞争冒险;实验法:示波器观测;


解决方法:

1:加滤波电容,消除毛刺的影响;

2:加选通信号,避开毛刺;

3:增加冗余项消除逻辑冒险。


门电路两个输入信号同时向相反的逻辑电平跳变称为竞争;


由于竞争而在电路的输出端可能产生尖峰脉冲的现象称为竞争冒险。


如果逻辑函数在一定条件下可以化简成Y=A+A’或Y=AA’则可以判断存在竞争冒险现象(只是一个变量变化的情况)。


消除方法,接入滤波电容,引入选通脉冲,增加冗余逻辑。

关于作者

问题动态

发布时间
2021-12-28 22:29
更新时间
2021-12-28 22:30
关注人数
2 人关注

相关问题

什么是rRNA?16S rRNA与16S rDNA有什么区别?
平行对照临床试验中,对照产品的选择原则是 什么?
在什么情况下应 紧急故障停机?
AQI与原来发布的API有什么区别?
医疗器械临床试验方案中器械缺陷是指什么?
临床试验的意义是什么?
Reference sample,这样术语是什么名称?
产品上的LOT是什么意思?
每年生产1〜2批的产品如何做工艺验证?验证方法用什么?
ISO 9001:2015标准中为什么要使用基于风险的思维?

推荐内容

FPGA芯片内有哪两种存储器资源?
同步电路和异步电路的区别?
IC设计前端到后端的流程和EDA工具?
时序设计的实质?
Xilinx中与全局时钟资源和DLL相关的硬件原语?
QC080000:2017转版时间安排
系统最高速度计算(最快时钟频率)和流水线设计思想?
附加约束的作用?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
变压器绝缘损坏该如何处理?