2
关注
2641
浏览

什么是同步逻辑和异步逻辑?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:07

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化,状态表中的每个状态都是稳定的。

异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,电路状态的改变由外部输入的变化直接引起。


关于作者

问题动态

发布时间
2021-12-28 22:07
更新时间
2021-12-28 22:07
关注人数
2 人关注

相关问题

临床试验的意义是什么?
菜荣高铁部分路基段螺纹桩施工存在的问题对施工质量有什么影响?
什么是可编程医用电气系统(PEMS)?
什么软件需要满足GB/T 25000.51?
什么是自含式生物指示剂?
何谓驻波?为什么镜片厚度通常去二分之一波长?
澳大利亚TGA是什么机构?
滚动轴承与滑动轴承有什么区别?各应用于什么场合?
货架寿命验证测试为什么需要三批次的测试样品?
RFI、RFQ、RFP、IFB分别指什么?

推荐内容

变压器绝缘损坏该如何处理?
同步电路和异步电路的区别?
IC设计前端到后端的流程和EDA工具?
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
附加约束的作用?
FPGA设计中对时钟的使用?(例如分频等)
FPGA设计中如何实现同步时序电路的延时?
HDL语言的层次概念?
IC设计中同步复位与异步复位的区别?