2
关注
2775
浏览

IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?

查看全部 1 个回答

LX3345680188 二阶会员 用户来自于: 北京市
2021-12-28 22:27

所谓寄生效应就是那些溜进你的PCB并在电路中大施破坏、令人头痛、原因不明的小故障。它们就是渗入高速电路中隐藏的寄生电容和寄生电感。

其中包括由封装引脚和印制线过长形成的寄生电感;焊盘到地、焊盘到电源平面和焊盘到印制线之间形成的寄生电容;通孔之间的相互影响,以及许多其它可能的寄生效应。


理想状态下,导线是没有电阻,电容和电感的。而在实际中,导线用到了金属铜,它有一定的电阻率,如果导线足够长,积累的电阻也相当可观。两条平行的导线,如果互相之间有电压差异,就相当于形成了一个平行板电容器(你想象一下)。通电的导线周围会形成磁场(特别是电流变化时),磁场会产生感生电场,会对电子的 移动产生影响,可以说每条实际的导线包括元器件的管脚都会产生感生电动势,这也就是寄生电感。


在直流或者低频情况下,这种寄生效应看不太出来。而在交流特别是高频交流条件下,影响就非常巨大了。根据复阻抗公式,电容、电感会在交流情况下会对电流的移动产生巨大阻碍,也就可以折算成阻抗。这种寄生效应很难克服,也难摸到。只能通过优化线路,尽量使用管脚短的SMT元器件来减少其影响,要完全消除是不可能的。


关于作者

问题动态

发布时间
2021-12-28 22:23
更新时间
2021-12-28 22:27
关注人数
2 人关注

推荐内容

Xilinx中与全局时钟资源和DLL相关的硬件原语?
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
FPGA设计中如何实现同步时序电路的延时?
对于多位的异步信号如何进行同步?
同步电路和异步电路的区别?
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
FPGA设计中对时钟的使用?(例如分频等)
系统最高速度计算(最快时钟频率)和流水线设计思想?
什么是时钟抖动?
MOORE 与 MEELEY状态机的特征?