2
关注
3581
浏览

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage;与门


next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)


module(clk,current-stage,carryin,next-stage,carryout);


inputclk, current-stage,carryin;


outputnext-stage,carryout;


always@(posedgeclk)


carryout<=carryin¤t-stage;


nextstage<=


关于作者

问题动态

发布时间
2021-12-28 22:27
更新时间
2021-12-28 22:28
关注人数
2 人关注

推荐内容

查找表的原理与结构?
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
变压器的定期修理周期是多久?
为什么触发器要满足建立时间和保持时间?
HDL语言的层次概念?
系统最高速度计算(最快时钟频率)和流水线设计思想?
变压器绝缘损坏该如何处理?
MOORE 与 MEELEY状态机的特征?
Xilinx中与全局时钟资源和DLL相关的硬件原语?