2
关注
3294
浏览

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage;与门


next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)


module(clk,current-stage,carryin,next-stage,carryout);


inputclk, current-stage,carryin;


outputnext-stage,carryout;


always@(posedgeclk)


carryout<=carryin¤t-stage;


nextstage<=


关于作者

问题动态

发布时间
2021-12-28 22:27
更新时间
2021-12-28 22:28
关注人数
2 人关注

相关问题

医疗器械首次注册,设计开发阶段需重点留样哪些批次,留样数量有什么规定?
医疗器械临床试验若采用平行对照设计,对照产品的选择原则是什么
试验设计(DOE)中的残差是什么?
来氟米特片BE试验设计采用平行设计还是交叉设计?采血点最晚到72小时是否可行?是否需要检测原形药物的血药浓度?
胶塞跟铝盖公用一个湿热灭菌器是否可以?有人说铝盖会污染胶塞?
生化培养箱做验证的时候为了方便放置无线探头,在最上层放置了一个隔板(不影响气流),平时实验的时候这个隔板是不放置的,保证培养的皿全部放置在验证确认的空间内使用可以吗?
闭式齿轮(软、硬齿面)传动的主要失效形式是什么?设计校核的原则是什么?
如何为企业量身定做一个适合自身的供应商考核的评估体系呢?
医疗器械临床试验设计是否可以采用单组目标值设计?
医疗器械注册资料中的“章节目录”是指一个总的目录写着各个章节目录,还是每个项目单独做目录?

推荐内容

IC设计前端到后端的流程和EDA工具?
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
HDL语言的层次概念?
QC080000:2017转版时间安排
同步电路和异步电路的区别?
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
电源输入频率描述为50-60Hz与50/60Hz有什么区别?
Xilinx中与全局时钟资源和DLL相关的硬件原语?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
什么是亚稳态?为什么两级触发器可以防止亚稳态传播?