2
关注
3582
浏览

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage;与门


next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)


module(clk,current-stage,carryin,next-stage,carryout);


inputclk, current-stage,carryin;


outputnext-stage,carryout;


always@(posedgeclk)


carryout<=carryin¤t-stage;


nextstage<=


关于作者

问题动态

发布时间
2021-12-28 22:27
更新时间
2021-12-28 22:28
关注人数
2 人关注

相关问题

医疗器械临床试验设计单组目标值设计常见问题及相关建议?
医疗器械设计开发策划要输出哪些内容
设备通常有一个标准的审计追踪功能。它记录了许多数据(开关),但只有一小部分是关键的或与审核有关。在执行审核时最好的处理方法是什么?
非最终灭菌小容量注射剂(流通蒸汽100℃,30min)厂房设计有什么特别要求。流通蒸汽100℃,30min改为水浴100℃,30min是否可行?
随机分配的方法常用有哪些?简述随机化设计的SOP?
牙种植体产品结构设计器械特征信息描述应至少包括哪些内容?
在使用状态的一个计算机化系统,是关键系统,但是没有做验证,前期的信息可能也不全,如何处理?
我们实验室的标准品是装在一个干燥器里的,里面放有变色硅胶。最近我发现常常两次称量相近的同一标准品,峰面积相差很远,是存放的原因吗?
在确定一个药品稳定性测试方法是否具有稳定性指示性时,CGMP是否要求都对药品都进行强降解试验?
完整的实验室内审流程如何设计

推荐内容

FPGA芯片内有哪两种存储器资源?
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
查找表的原理与结构?
电气常用的攻牙丝锥和钻头的选择有哪些?
什么是同步逻辑和异步逻辑?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
FPGA和CPLD的区别?
FPGA设计中如何实现同步时序电路的延时?
附加约束的作用?
什么是时钟抖动?