2
关注
2392
浏览

系统最高速度计算(最快时钟频率)和流水线设计思想?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:11

同步电路的速度是指同步系统时钟的速度,同步时钟愈快,电路处理数据的时间间隔越短,电路在单位时间内处理的数据量就愈大。假设Tco是触发器的输入数据被时钟打入到触发器到数据到达触发器输出端的延时时间(Tco=Tsetpup+Thold);Tdelay是组合逻辑的延时;Tsetup是D触发器的建立时间。

假设数据已被时钟打入D触发器,那么数据到达第一个触发器的Q输出端需要的延时时间是Tco,经过组合逻辑的延时时间为Tdelay,然后到达第二个触发器的D端,要希望时钟能在第二个触发器再次被稳定地打入触发器,则时钟的延迟必须大于Tco+Tdelay+Tsetup,也就是说最小的时钟周期Tmin =Tco+Tdelay+Tsetup,即最快的时钟频率Fmax =1/Tmin。

FPGA开发软件也是通过这种方法来计算系统最高运行速度Fmax。因为Tco和Tsetup是由具体的器件工艺决定的,故设计电路时只能改变组合逻辑的延迟时间Tdelay,所以说缩短触发器间组合逻辑的延时时间是提高同步电路速度的关键所在。由于一般同步电路都大于一级锁存,而要使电路稳定工作,时钟周期必须满足最大延时要求。故只有缩短最长延时路径,才能提高电路的工作频率。可以将较大的组合逻辑分解为较小的N块,通过适当的方法平均分配组合逻辑,然后在中间插入触发器,并和原触发器使用相同的时钟,就可以避免在两个触发器之间出现过大的延时,消除速度瓶颈,这样可以提高电路的工作频率。

这就是所谓"流水线"技术的基本设计思想,即原设计速度受限部分用一个时钟周期实现,采用流水线技术插入触发器后,可用N个时钟周期实现,因此系统的工作速度可以加快,吞吐量加大。注意,流水线设计会在原数据通路上加入延时,另外硬件面积也会稍有增加。



关于作者

问题动态

发布时间
2021-12-28 22:10
更新时间
2021-12-28 22:11
关注人数
2 人关注

相关问题

针对新建生物制品工厂,如单抗,怎样考虑工厂级自动化系统的配置需求?如果未来考虑上MES系统,对目前设备的软硬件要求如何?
我的系统配备有UPS,因此对于断电异常有硬件上的保障措施,在此基础上我是否在确认工作中就不必要考虑断电再恢复测试,在管理上SOP中不考虑断电异常处理?
配合计算机使用的有源医疗器械,如何避免计算机配置升级导致的频繁许可变更注册?
eRPS系统中用户名+密码登录方式和数字证书+密码登录方式的区别是什么?
纯化水系统膜后压力是不能高于膜前压力吗?如果高了是不是代表膜出现问题了。
我们液相计算机化系统已经经过岛津公司进行计算机化系统验证,现在我们关于安全策略的变更,还需要重新进行计算机化系统验证吗?
计算机验证中更改参数的权限根据设备和工艺要求必须给操作员,这样是否合理?如何做才能合理?
微生物限度检查的培养箱是否属于计算机化系统哪个级别,一定要自动记录打印么?
配合计算机使用的第二类有源医疗器械产品,产品技术要求中需对计算机配置进行描述,应如何描述才能避免由于计算机配置变化频繁导致变更注册频繁进行?
Ppk、Cpk,还有Cmk三者的区别及计算

推荐内容

什么是时钟抖动?
什么是竞争与冒险现象?怎样判断?如何消除?
变压器的定期修理周期是多久?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
FPGA芯片内有哪两种存储器资源?
FPGA设计工程师努力的方向?
对于多位的异步信号如何进行同步?
电源输入频率描述为50-60Hz与50/60Hz有什么区别?
建立时间与保持时间的概念?
附加约束的作用?