2
关注
2155
浏览

附加约束的作用?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省深圳市
2021-12-28 22:12

1、提高设计的工作频率(减少了逻辑和布线延时);

2、获得正确的时序分析报告;(静态时序分析工具以约束作为判断时序是否满足设计要求的标准,因此要求设计者正确输入约束,以便静态时序分析工具可以正确的输出时序报告)

3、指定FPGA/CPLD的电气标准和引脚位置。


关于作者

问题动态

发布时间
2021-12-28 22:12
更新时间
2021-12-28 22:12
关注人数
2 人关注

相关问题

减速机的作用是什么?
计量能力提升对企业经济效益会产生什么作用?
时序约束的概念和基本策略?
超声波探伤仪中发射电路中的阻尼电阻有什么作用?
MSSD是什么意思?Minitab中MSSD(均方递差)有什么作用?
金属切削加工过程中加切削液的作用是什么?
测Pb时加抗坏血酸(Vc)做基体改进剂,其作用机理是怎么回事啊?
计量在环境监测工作中有哪些作用?
目视管理能起到什么样的作用?
在市场经济活动中,认证的作用有哪些?

推荐内容

为什么触发器要满足建立时间和保持时间?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
什么是同步逻辑和异步逻辑?
什么是时钟抖动?
FPGA设计中对时钟的使用?(例如分频等)
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
MOORE 与 MEELEY状态机的特征?
QC080000:2017转版时间安排
锁存器(latch)和触发器(flip-flop)区别?