2
关注
2326
浏览

附加约束的作用?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省深圳市
2021-12-28 22:12

1、提高设计的工作频率(减少了逻辑和布线延时);

2、获得正确的时序分析报告;(静态时序分析工具以约束作为判断时序是否满足设计要求的标准,因此要求设计者正确输入约束,以便静态时序分析工具可以正确的输出时序报告)

3、指定FPGA/CPLD的电气标准和引脚位置。


关于作者

问题动态

发布时间
2021-12-28 22:12
更新时间
2021-12-28 22:12
关注人数
2 人关注

推荐内容

电气常用的攻牙丝锥和钻头的选择有哪些?
为什么触发器要满足建立时间和保持时间?
FPGA芯片内有哪两种存储器资源?
时序设计的实质?
FPGA设计中对时钟的使用?(例如分频等)
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
FPGA设计中如何实现同步时序电路的延时?
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
系统最高速度计算(最快时钟频率)和流水线设计思想?
MOORE 与 MEELEY状态机的特征?