2
关注
2978
浏览

FPGA设计中如何实现同步时序电路的延时?

查看全部 1 个回答

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:18

首先说说异步电路的延时实现:异步电路一半是通过加buffer、两级与非门等来实现延时(我还没用过所以也不是很清楚),但这是不适合同步电路实现延时的。在同步电路中,对于比较大的和特殊要求的延时,一半通过高速时钟产生计数器,通过计数器来控制延时;对于比较小的延时,可以通过触发器打一拍,不过这样只能延迟一个时钟周期。


关于作者

问题动态

发布时间
2021-12-28 22:18
更新时间
2021-12-28 22:18
关注人数
2 人关注

相关问题

纯化水巴氏消毒的消毒效果如何验证呢?是否需要使用指示剂?
骨科植入医疗器械产品的生物学评价资料应如何提交?
自eRPS系统启用后,通过线下途径进行的注册申报事项如何提交审评补充资料?
经营企业和医疗机构应该如何使用UDI数据库?
随药品注册申报纸质资料同时提交的光盘,格式体例如何要求?
组织如何去控制?
如何编写FMEA检查表?
BIS认证过程如何进行?
用于颅颌面骨内固定及修补的产品应如何划分注册单元?
FDA分析方法验证如何做?

推荐内容

时序设计的实质?
MOORE 与 MEELEY状态机的特征?
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
变压器的定期修理周期是多久?
系统最高速度计算(最快时钟频率)和流水线设计思想?
什么是时钟抖动?
HDL语言的层次概念?
附加约束的作用?
什么是亚稳态?为什么两级触发器可以防止亚稳态传播?