2
关注
3886
浏览

时序约束的概念和基本策略?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:11

时序约束主要包括周期约束,偏移约束,静态时序路径约束三种。通过附加时序约束可以综合布线工具调整映射和布局布线,使设计达到时序要求。

附加时序约束的一般策略是先附加全局约束,然后对快速和慢速例外路径附加专门约束。附加全局约束时,首先定义设计的所有时钟,对各时钟域内的同步元件进行分组,对分组附加周期约束,然后对FPGA/CPLD输入输出PAD附加偏移约束、对全组合逻辑的PAD TO PAD路径附加约束。附加专门约束时,首先约束分组之间的路径,然后约束快、慢速例外路径和多周期路径,以及其他特殊路径。

关于作者

问题动态

发布时间
2021-12-28 22:11
更新时间
2021-12-28 22:11
关注人数
2 人关注

相关问题

接受境外临床试验数据的基本原则有哪些?
制造商如何确定设备的基本性能?
医疗器械创新申请中如何证明产品研究基本定型,研究数据真实、完整,具有较强的可溯性和重复性
全面质量管理的基本核心是什么?
体外诊断试剂产品分析性能评估资料应提供哪些基本信息?
制造商如何确定医疗设备的基本性能?
医疗器械撰写定期风险评价报告的基本要求是什么?
临床试验应该遵循哪些基本原则?
计量工作的基本要求是什么?
附加约束的作用?

推荐内容

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
建立时间与保持时间的概念?
FPGA设计工程师努力的方向?
IC设计前端到后端的流程和EDA工具?
QC080000:2017转版时间安排
什么是同步逻辑和异步逻辑?
什么是竞争与冒险现象?怎样判断?如何消除?
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
锁存器(latch)和触发器(flip-flop)区别?