2
关注
2323
浏览

附加约束的作用?

查看全部 1 个回答

LX3345680188 二阶会员 用户来自于: 广东省深圳市
2021-12-28 22:12

1、提高设计的工作频率(减少了逻辑和布线延时);

2、获得正确的时序分析报告;(静态时序分析工具以约束作为判断时序是否满足设计要求的标准,因此要求设计者正确输入约束,以便静态时序分析工具可以正确的输出时序报告)

3、指定FPGA/CPLD的电气标准和引脚位置。


关于作者

问题动态

发布时间
2021-12-28 22:12
更新时间
2021-12-28 22:12
关注人数
2 人关注

推荐内容

什么是同步逻辑和异步逻辑?
为什么触发器要满足建立时间和保持时间?
Xilinx中与全局时钟资源和DLL相关的硬件原语?
什么是竞争与冒险现象?怎样判断?如何消除?
QC080000:2017转版时间安排
HDL语言的层次概念?
时序约束的概念和基本策略?
FPGA设计中如何实现同步时序电路的延时?
时序设计的实质?
锁存器(latch)和触发器(flip-flop)区别?