2
关注
3832
浏览

时序约束的概念和基本策略?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:11

时序约束主要包括周期约束,偏移约束,静态时序路径约束三种。通过附加时序约束可以综合布线工具调整映射和布局布线,使设计达到时序要求。

附加时序约束的一般策略是先附加全局约束,然后对快速和慢速例外路径附加专门约束。附加全局约束时,首先定义设计的所有时钟,对各时钟域内的同步元件进行分组,对分组附加周期约束,然后对FPGA/CPLD输入输出PAD附加偏移约束、对全组合逻辑的PAD TO PAD路径附加约束。附加专门约束时,首先约束分组之间的路径,然后约束快、慢速例外路径和多周期路径,以及其他特殊路径。

关于作者

问题动态

发布时间
2021-12-28 22:11
更新时间
2021-12-28 22:11
关注人数
2 人关注

推荐内容

查找表的原理与结构?
FPGA设计中如何实现同步时序电路的延时?
什么是同步逻辑和异步逻辑?
FPGA设计中对时钟的使用?(例如分频等)
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
什么是时钟抖动?
变压器的定期修理周期是多久?
时序设计的实质?
FPGA芯片内有哪两种存储器资源?
FPGA和CPLD的区别?