2
关注
3881
浏览

时序约束的概念和基本策略?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:11

时序约束主要包括周期约束,偏移约束,静态时序路径约束三种。通过附加时序约束可以综合布线工具调整映射和布局布线,使设计达到时序要求。

附加时序约束的一般策略是先附加全局约束,然后对快速和慢速例外路径附加专门约束。附加全局约束时,首先定义设计的所有时钟,对各时钟域内的同步元件进行分组,对分组附加周期约束,然后对FPGA/CPLD输入输出PAD附加偏移约束、对全组合逻辑的PAD TO PAD路径附加约束。附加专门约束时,首先约束分组之间的路径,然后约束快、慢速例外路径和多周期路径,以及其他特殊路径。

关于作者

问题动态

发布时间
2021-12-28 22:11
更新时间
2021-12-28 22:11
关注人数
2 人关注

推荐内容

FPGA设计工程师努力的方向?
Xilinx中与全局时钟资源和DLL相关的硬件原语?
为什么触发器要满足建立时间和保持时间?
IC设计中同步复位与异步复位的区别?
变压器的定期修理周期是多久?
附加约束的作用?
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
变压器绝缘损坏该如何处理?
电气常用的攻牙丝锥和钻头的选择有哪些?
时序设计的实质?