2
关注
2379
浏览

时序设计的实质?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:09

时序设计的实质就是满足每一个触发器的建立/保持时间的要求。

关于作者

问题动态

发布时间
2021-12-28 22:08
更新时间
2021-12-28 22:09
关注人数
2 人关注

推荐内容

你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
时序约束的概念和基本策略?
锁存器(latch)和触发器(flip-flop)区别?
什么是亚稳态?为什么两级触发器可以防止亚稳态传播?
HDL语言的层次概念?
FPGA芯片内有哪两种存储器资源?
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
同步电路和异步电路的区别?
IC设计中同步复位与异步复位的区别?
变压器绝缘损坏该如何处理?