2
关注
4067
浏览

对于多位的异步信号如何进行同步?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:14

对以一位的异步信号可以使用“一位同步器进行同步”(使用两级触发器),而对于多位的异步信号,可以采用如下方法:

1、可以采用保持寄存器加握手信号的方法(多数据,控制,地址);

2、特殊的具体应用电路结构,根据应用的不同而不同;

3、异步FIFO。(最常用的缓存单元是DPRAM)


关于作者

问题动态

发布时间
2021-12-28 22:13
更新时间
2021-12-28 22:14
关注人数
2 人关注

相关问题

对于I类可重复使用的产品,需要提供什么样的文件以证明产品的清洁?
对于变更的I、II、III类,是不是I类和II类变更只要在省局备案或审评,III类变更才报国家局审批?
对于质量标准的建立,Q1A是如何指导的?
对于可降解/吸收的植入性医疗器械产品,能否提供研究机构公开发表的文献作为产品降解性能的研究资料?
对于能量治疗类设备,应如何提交量效关系和能量安全的研究资料?
什么是同步逻辑和异步逻辑?
对于出数据的定性试剂,阳性判断值/参考区间可否按照参考区间指导原则做,还是必须用ROC曲线的方法?
医用敷料如何根据其成分和用途进行分类管理?对于含有生物活性成分的医用敷料,如何进行管理分类?
我的系统配备有UPS,因此对于断电异常有硬件上的保障措施,在此基础上我是否在确认工作中就不必要考虑断电再恢复测试,在管理上SOP中不考虑断电异常处理?
对于FDA批准的新剂型产品(505b2途径),且橙皮书显示该产品为RLD和RS,如申请进口注册,应按5.1还是5.2类申报?

推荐内容

时序约束的概念和基本策略?
FPGA和CPLD的区别?
什么是时钟抖动?
系统最高速度计算(最快时钟频率)和流水线设计思想?
附加约束的作用?
QC080000:2017转版时间安排
MOORE 与 MEELEY状态机的特征?
FPGA设计工程师努力的方向?
IC设计前端到后端的流程和EDA工具?
锁存器(latch)和触发器(flip-flop)区别?