2
关注
2270
浏览

建立时间与保持时间的概念?

查看全部 1 个回答

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:09

建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。

保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。


关于作者

问题动态

发布时间
2021-12-28 22:09
更新时间
2021-12-28 22:09
关注人数
2 人关注

相关问题

在操作人员获得资格时,是否应进行相关SOP的培训,或是否应建立与目视检查操作人员类似的培训(包括定期的视力测试)?
OQ完成后建立相应的操作SOP,是指草案还是生效的SOP?
纯化水再验证周期是多长时间?
进行电磁兼容试验时,如果设备配用附件(耗材)本身存在使用寿命限制,无法达到试验要求的持续时间,是否可更换同型号附件继续进行测试?
一个 OOS 调查几个月时间,那这个点的稳定性数据怎么体现?再如果 OOS 调查还没结束,下个时间点已经到了呢?
Graphpad Prism时间轴如何绘制?
对于原料药工艺交接(科研与车间),应以交接工艺三批为准,部分参数(干燥时间)等的变更如何?
EMC、安规与可靠性三者之间的关系?
过程方法的审核,重点关注哪些内容?过程方法的审核,若遇有审核时间较紧张时如何处理?过程方法的审核应关注需求、关注现场、考虑有效性及效率和深度审核?
完成AEC-Q认证流程大约需要多长时间?

推荐内容

同步电路和异步电路的区别?
Xilinx中与全局时钟资源和DLL相关的硬件原语?
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
FPGA和CPLD的区别?
对于多位的异步信号如何进行同步?
MOORE 与 MEELEY状态机的特征?
锁存器(latch)和触发器(flip-flop)区别?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
为什么触发器要满足建立时间和保持时间?
FPGA设计中如何实现同步时序电路的延时?