2
关注
3053
浏览

FPGA设计中对时钟的使用?(例如分频等)

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:17

FPGA芯片有固定的时钟路由,这些路由能有减少时钟抖动和偏差。需要对时钟进行相位移动或变频的时候,一般不允许对时钟进行逻辑操作,这样不仅会增加时钟的偏差和抖动,还会使时钟带上毛刺。

一般的处理方法是采用FPGA芯片自带的时钟管理器如PLL,DLL或DCM,或者把逻辑转换到触发器的D输入(这些也是对时钟逻辑操作的替代方案)。

关于作者

问题动态

发布时间
2021-12-28 22:17
更新时间
2021-12-28 22:17
关注人数
2 人关注

相关问题

进行电磁兼容试验时,如果设备配用附件(耗材)本身存在使用寿命限制,无法达到试验要求的持续时间,是否可更换同型号附件继续进行测试?
完整的实验室内审流程如何设计
一次性使用腹部穿刺器如何开展生物相容性评价?
清洗后容器应存放于干燥的区域,如何进行设计使存放的容器达到干燥的条件,同时便于操作?
有源医疗器械的使用期限研究资料应包含哪些内容?
软性角膜接触镜产品若采用以改善光学成像为目的的非球面光学设计,需提交哪些技术 资料?
软性角膜接触镜产品如采用以改善光学成像为目的的非球面光学设计需要提交哪些资料
非最终灭菌小容量注射剂(流通蒸汽100℃,30min)厂房设计有什么特别要求。流通蒸汽100℃,30min改为水浴100℃,30min是否可行?
SP会对药典SP会对药典测试即将不再有效的前一批次标准品赋予有效使用日期,若某批次USP标准品标明“Valid Use Date:11/12”,即表示此批次标准品有效使用日期是截止到哪一天呢?
有源设备配合软件使用,设备证书明确了配用软件版本号。软件版本升级后,设备注册证的配用软件信息可否直接更新

推荐内容

什么是同步逻辑和异步逻辑?
FPGA和CPLD的区别?
HDL语言的层次概念?
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
为什么触发器要满足建立时间和保持时间?
QC080000:2017转版时间安排
电气常用的攻牙丝锥和钻头的选择有哪些?
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
变压器绝缘损坏该如何处理?