2
关注
2854
浏览

FPGA设计中对时钟的使用?(例如分频等)

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:17

FPGA芯片有固定的时钟路由,这些路由能有减少时钟抖动和偏差。需要对时钟进行相位移动或变频的时候,一般不允许对时钟进行逻辑操作,这样不仅会增加时钟的偏差和抖动,还会使时钟带上毛刺。

一般的处理方法是采用FPGA芯片自带的时钟管理器如PLL,DLL或DCM,或者把逻辑转换到触发器的D输入(这些也是对时钟逻辑操作的替代方案)。

关于作者

问题动态

发布时间
2021-12-28 22:17
更新时间
2021-12-28 22:17
关注人数
2 人关注

相关问题

临床试验是否需使用申报产品的所有型号规格?
关于EDQM标准物质的目的和使用的问题未在FAQs中,应如何联系EDQM?
最近要分析Si,各位同仁谁有原子吸收仪的笑气分析使用经验?分析时应注意什么?如何分析Si?我用的是PE的AA200。
影像设备配合使用的附件,注册申报应关注的问题:和设备一起申报的无源附件,产品技术要求如何制定相关要求?
自控系统PCS基于rockwell的平台二次开发的,但PCS的界面没有 audit trail 这个功能,能否使用Rockwell平台自带的系统监视浏览插件作为审计追踪功能使用,不做确认?
从何时起我必须使用UDI?对于现有产品是否有过渡期?
器械临床试验若采用平行对照设计,对照产品的选择原则是什么?
新采购的设备仪表校验是否能直接使用厂家的校准证书?
产品在设计开发,特殊过程验证时,由于验证结果不合格,修改工艺参数,需要走纠正预防措施吗?
如申请人名称发生了改变,第三方机构出具的报告中申请人名称为变更前名称,是否仍可使用该报告?

推荐内容

锁存器(latch)和触发器(flip-flop)区别?
MOORE 与 MEELEY状态机的特征?
什么是亚稳态?为什么两级触发器可以防止亚稳态传播?
为什么触发器要满足建立时间和保持时间?
变压器的定期修理周期是多久?
什么是竞争与冒险现象?怎样判断?如何消除?
时序约束的概念和基本策略?
建立时间与保持时间的概念?
同步电路和异步电路的区别?
变压器绝缘损坏该如何处理?