2
关注
2661
浏览

FPGA设计中对时钟的使用?(例如分频等)

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:17

FPGA芯片有固定的时钟路由,这些路由能有减少时钟抖动和偏差。需要对时钟进行相位移动或变频的时候,一般不允许对时钟进行逻辑操作,这样不仅会增加时钟的偏差和抖动,还会使时钟带上毛刺。

一般的处理方法是采用FPGA芯片自带的时钟管理器如PLL,DLL或DCM,或者把逻辑转换到触发器的D输入(这些也是对时钟逻辑操作的替代方案)。

关于作者

问题动态

发布时间
2021-12-28 22:17
更新时间
2021-12-28 22:17
关注人数
2 人关注

相关问题

体外诊断试剂自测产品注册时说明书可以注册两个版本么,即一个用于专业医疗机构人员使用,一个用于非专业背景的人员自测使用?
关于种植体产品综述资料中结构设计的器械特征应考虑哪些方面?
请问CAPA(Corrective Action and Precaution Action,制定纠正预防措施)在什么情况下使用,具体什么程序,怎样操作?
临床检验设备变更产品需要重新进行效期验证吗,可以使用加速实验替代吗?
临床试验设计的基本原则?
两个单项检测试剂盒已经做过临床并拿证了,现想将这两个单项试剂盒做成一个二合一联合试剂盒,需要重新对这两单项做临床试验吗?可以使用原来的临床和性能资料去注册吗?
负压伤口治疗设备申报注册,配套使用的储液罐能否和治疗设备放在同一个注册单元?配合使用的泡沫敷料能否和治疗设备放在同一个注册单元
医学影像相关产品使用人工智能算法进行图像识别以实现测量功能,此类产品是否属于第二类医疗器械?
对于配合使用的产品,可以在同一个临床试验中进行吗?
PDE值是否适用于仅使用一次或两次的产品(例如疫苗)?

推荐内容

FPGA设计中如何实现同步时序电路的延时?
什么是竞争与冒险现象?怎样判断?如何消除?
查找表的原理与结构?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
IC设计中同步复位与异步复位的区别?
什么是亚稳态?为什么两级触发器可以防止亚稳态传播?
系统最高速度计算(最快时钟频率)和流水线设计思想?
为什么触发器要满足建立时间和保持时间?
IC设计前端到后端的流程和EDA工具?
时序约束的概念和基本策略?