2
关注
2851
浏览

FPGA设计中对时钟的使用?(例如分频等)

查看全部 1 个回答

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:17

FPGA芯片有固定的时钟路由,这些路由能有减少时钟抖动和偏差。需要对时钟进行相位移动或变频的时候,一般不允许对时钟进行逻辑操作,这样不仅会增加时钟的偏差和抖动,还会使时钟带上毛刺。

一般的处理方法是采用FPGA芯片自带的时钟管理器如PLL,DLL或DCM,或者把逻辑转换到触发器的D输入(这些也是对时钟逻辑操作的替代方案)。

关于作者

问题动态

发布时间
2021-12-28 22:17
更新时间
2021-12-28 22:17
关注人数
2 人关注

推荐内容

FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
HDL语言的层次概念?
IC设计前端到后端的流程和EDA工具?
什么是竞争与冒险现象?怎样判断?如何消除?
变压器绝缘损坏该如何处理?
什么是亚稳态?为什么两级触发器可以防止亚稳态传播?
什么是同步逻辑和异步逻辑?
同步电路和异步电路的区别?
FPGA设计工程师努力的方向?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?