用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage？ - 分享质量人的知识和经验

登录

2: 关注

3048: 浏览

用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage？

电子电气

好问题 0 评论收藏举报

查看全部 1 个回答

LX3345680188 二阶会员用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage；与门

next-stage=carryin’*current-stage+carryin*current-stage’;与门，非门，或门（或者异或门）

module(clk,current-stage,carryin,next-stage,carryout);

inputclk, current-stage,carryin;

outputnext-stage,carryout;

always@(posedgeclk)

carryout<=carryin¤t-stage;

nextstage<=

赞同 0 0评论

关于作者

: 打豆豆 二阶会员
这家伙很懒，还没有设置简介

99: 回答

93: 文章

968: 问题

问题动态

发布时间: 2021-12-28 22:27

更新时间: 2021-12-28 22:28

关注人数: 2 人关注

相关问题

一个用户是否可以有2个系统账号？一个作为用户，另一个作为管理者或审核员？: 2732 浏览 2 关注 1 回答 0 评论

请教大家一个问题，纯化水系统取样，为什么在取样前需要排水呢？在正常使用过程中为什么不在使用前排水呢？: 6930 浏览 4 关注 3 回答 0 评论

一个软件系统（比如DMS/MES等等）是肯定要有审计追踪功能的。那审计追踪记录的打印功能（比如导出pdf），是一定要有呢？: 3711 浏览 2 关注 1 回答 0 评论

医疗器械设计开发外包需要注意些什么？: 527 浏览 1 关注 2 回答 0 评论

设计和开发的评审、验证与确认之区别: 5653 浏览 2 关注 1 回答 0 评论

一个液压缸，受到外载的强烈冲击，最极端情况可能是什么？: 3036 浏览 2 关注 1 回答 0 评论

某些包材如玻璃瓶，一个大批号内可能包含若干个小批号，此种情况应如何制定管理的取样规则？: 2851 浏览 2 关注 1 回答 0 评论

定期风险评价中3.2.2条款，产品批准上市时提出的有关要求，特别是与风险控制有关的要求。是产品设计过程的失效模式分析吗？: 2088 浏览 2 关注 3 回答 0 评论

非全营养配方食品的类别是否只能是规定的类别？例如益生菌是否可以单独做一个产品？: 1000 浏览 1 关注 1 回答 0 评论

临床试验设计的4项原则?: 2211 浏览 2 关注 1 回答 0 评论

推荐内容

问 IC设计前端到后端的流程和EDA工具？: 2339 浏览 2 关注 1 回答 0 评论

问 FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项？: 3231 浏览 2 关注 1 回答 0 评论

问建立时间与保持时间的概念？: 2270 浏览 2 关注 1 回答 0 评论

问同步电路和异步电路的区别？: 2583 浏览 2 关注 1 回答 0 评论

问 FPGA和CPLD的区别？: 2314 浏览 2 关注 1 回答 0 评论

问附加约束的作用？: 2158 浏览 2 关注 1 回答 0 评论

问锁存器（latch）和触发器（flip-flop）区别？: 2195 浏览 2 关注 1 回答 0 评论

问什么是时钟抖动？: 2082 浏览 2 关注 1 回答 0 评论

问什么是同步逻辑和异步逻辑？: 2488 浏览 2 关注 1 回答 0 评论

问 FPGA设计中对时钟的使用？（例如分频等）: 2656 浏览 2 关注 1 回答 0 评论

技术支持 WeCenter © 2024 粤ICP备2023143277号-1