2
关注
3272
浏览

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?

查看全部 1 个回答

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage;与门


next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)


module(clk,current-stage,carryin,next-stage,carryout);


inputclk, current-stage,carryin;


outputnext-stage,carryout;


always@(posedgeclk)


carryout<=carryin¤t-stage;


nextstage<=


关于作者

问题动态

发布时间
2021-12-28 22:27
更新时间
2021-12-28 22:28
关注人数
2 人关注

推荐内容

什么是时钟抖动?
IC设计前端到后端的流程和EDA工具?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
建立时间与保持时间的概念?
FPGA设计中对时钟的使用?(例如分频等)
对于多位的异步信号如何进行同步?
什么是同步逻辑和异步逻辑?
HDL语言的层次概念?
FPGA设计中如何实现同步时序电路的延时?
同步电路和异步电路的区别?