2
关注
3296
浏览

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?

查看全部 1 个回答

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage;与门


next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)


module(clk,current-stage,carryin,next-stage,carryout);


inputclk, current-stage,carryin;


outputnext-stage,carryout;


always@(posedgeclk)


carryout<=carryin¤t-stage;


nextstage<=


关于作者

问题动态

发布时间
2021-12-28 22:27
更新时间
2021-12-28 22:28
关注人数
2 人关注

推荐内容

你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
对于多位的异步信号如何进行同步?
查找表的原理与结构?
什么是同步逻辑和异步逻辑?
QC080000:2017转版时间安排
变压器绝缘损坏该如何处理?
时序约束的概念和基本策略?
电气常用的攻牙丝锥和钻头的选择有哪些?
MOORE 与 MEELEY状态机的特征?
附加约束的作用?