2
关注
3049
浏览

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage;与门


next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)


module(clk,current-stage,carryin,next-stage,carryout);


inputclk, current-stage,carryin;


outputnext-stage,carryout;


always@(posedgeclk)


carryout<=carryin¤t-stage;


nextstage<=


关于作者

问题动态

发布时间
2021-12-28 22:27
更新时间
2021-12-28 22:28
关注人数
2 人关注

相关问题

产品有多个型号,之前没交EMC报告,我现在想变更其中一个型号,是否需要各个型号的EMC报告,还是只要变更的那个EMC报告就可以了?
不同培养基的灭菌条件不一致,是否可以合并成一个灭菌条件?
假设申办者想要给受试者提供一个包含监查员详细联系信息的卡片。如果研究并没有涉及特殊的程序或顾虑,这种监查员与研究受试者直接互动在美国被认为是可以接受的做法吗?
评价一个色谱柱的最基本指标有那些?
有源医疗器械设计应该考虑哪些内容?
胶塞跟铝盖公用一个湿热灭菌器是否可以?有人说铝盖会污染胶塞?
在生物等效性试验设计时,在同一个生物等效性试验方案中,空腹与餐后使用的参比制剂或受试制剂,能否不是同一批号的样品?
一个对照研究,对一个相对罕见瘤种有没有可能,如果前面有析因研究、析因结果,那么能用A+SOC单臂来批准上市?
试剂参考范围设计不同的年龄分布时,应怎样进行临床试验样本选择?
试验设计(DOE)中的残差是什么?

推荐内容

时序约束的概念和基本策略?
电源输入频率描述为50-60Hz与50/60Hz有什么区别?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
电气常用的攻牙丝锥和钻头的选择有哪些?
为什么触发器要满足建立时间和保持时间?
FPGA设计中对时钟的使用?(例如分频等)
锁存器(latch)和触发器(flip-flop)区别?
MOORE 与 MEELEY状态机的特征?
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
什么是亚稳态?为什么两级触发器可以防止亚稳态传播?