2
关注
3051
浏览

FPGA设计中对时钟的使用?(例如分频等)

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:17

FPGA芯片有固定的时钟路由,这些路由能有减少时钟抖动和偏差。需要对时钟进行相位移动或变频的时候,一般不允许对时钟进行逻辑操作,这样不仅会增加时钟的偏差和抖动,还会使时钟带上毛刺。

一般的处理方法是采用FPGA芯片自带的时钟管理器如PLL,DLL或DCM,或者把逻辑转换到触发器的D输入(这些也是对时钟逻辑操作的替代方案)。

关于作者

问题动态

发布时间
2021-12-28 22:17
更新时间
2021-12-28 22:17
关注人数
2 人关注

相关问题

第二类有源医疗器械临床试验若采用平行对照设计,选择对照产品应遵循什么原则?
我公司现开发一种口服固体制剂,经对原研制剂的处方进行研究分析,确定其处方中使用了一种抗氧剂,但在国内无法购买到有合法来源有药用批准文号的该抗氧剂,请问可以使用食品级标准吗?
如何使用GS1标准编制UDI-PI?
纯化水巴氏消毒的消毒效果如何验证呢?是否需要使用指示剂?
MacA本身就具备选择能力?为什么使用MacB进行选择培养?
活性物质标准是否需要明确在生产过程中使用了鱼蛋白胨,并且组胺是控制在协定范围内的特定杂质?
保健食品安全性评价试验中可以使用非定型样品吗?
第二类有源医疗器械产品中可重复使用的附件消毒灭菌资料应关注的问题有哪些?
在符合许可变更的前提下,如计划增加在线使用碳酸氢钠B干粉型号,何种情形时不需要提供临床评价文件?
软性角膜接触镜产品若采用以改善光学成像为目的的非球面光学设计,需提交哪些技术 资料?

推荐内容

什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
什么是时钟抖动?
对于多位的异步信号如何进行同步?
IC设计前端到后端的流程和EDA工具?
什么是亚稳态?为什么两级触发器可以防止亚稳态传播?
查找表的原理与结构?
HDL语言的层次概念?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
变压器绝缘损坏该如何处理?
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?