2
关注
3796
浏览

对于多位的异步信号如何进行同步?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:14

对以一位的异步信号可以使用“一位同步器进行同步”(使用两级触发器),而对于多位的异步信号,可以采用如下方法:

1、可以采用保持寄存器加握手信号的方法(多数据,控制,地址);

2、特殊的具体应用电路结构,根据应用的不同而不同;

3、异步FIFO。(最常用的缓存单元是DPRAM)


关于作者

问题动态

发布时间
2021-12-28 22:13
更新时间
2021-12-28 22:14
关注人数
2 人关注

推荐内容

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
IC设计中同步复位与异步复位的区别?
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
IC设计前端到后端的流程和EDA工具?
FPGA设计工程师努力的方向?
电源输入频率描述为50-60Hz与50/60Hz有什么区别?
建立时间与保持时间的概念?
时序设计的实质?
为什么触发器要满足建立时间和保持时间?
FPGA设计中如何实现同步时序电路的延时?