2
关注
3798
浏览

对于多位的异步信号如何进行同步?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:14

对以一位的异步信号可以使用“一位同步器进行同步”(使用两级触发器),而对于多位的异步信号,可以采用如下方法:

1、可以采用保持寄存器加握手信号的方法(多数据,控制,地址);

2、特殊的具体应用电路结构,根据应用的不同而不同;

3、异步FIFO。(最常用的缓存单元是DPRAM)


关于作者

问题动态

发布时间
2021-12-28 22:13
更新时间
2021-12-28 22:14
关注人数
2 人关注

相关问题

对于运输包装以及外包装,UDI是否适用?
对于小容量注射液,目前大部分采用色水捡漏法来检测包装密封性,那用什么方法来验证该方法能有效的检查密封性?
对于灭菌包装的无源医疗器械产品,该如何提交关于初包装的性能评价资料?
对于采用高分子材料的高风险医疗器械,产品部件的原材料是否允许有两个及以上原材 料供应商?
在生物等效性试验设计时,对于高变异药物,可根据参比制剂的个体内变异,将等效性评价标准作适当比例的调整,该如何操作 ?
对于没有通过临床试验或以人为对象的生物学等效性试验而获得批准的分制医药品,以什么为标准处方比较好呢?
对于串联过滤和冗余过滤怎么处理呢?而且对于这个冗余过滤怎么理解?
对于管路或其他无法进入的设备部件,是否有必要采用直接取样方法?这些部件既不能通过目视检查,也不能通过棉签擦拭。最后的淋洗取样是否足够?
对于已上市疫苗改变免疫剂量或免疫程序,改变适用人群的应按照什么类型申报?
实验室中的阳性间相对于缓冲间是负压,请问阳性间的房门开启方向是向阳性间的方向开启?

推荐内容

FPGA设计工程师努力的方向?
Xilinx中与全局时钟资源和DLL相关的硬件原语?
FPGA设计中对时钟的使用?(例如分频等)
FPGA设计中如何实现同步时序电路的延时?
同步电路和异步电路的区别?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
建立时间与保持时间的概念?
为什么触发器要满足建立时间和保持时间?
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
锁存器(latch)和触发器(flip-flop)区别?