2
关注
3575
浏览

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage;与门


next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)


module(clk,current-stage,carryin,next-stage,carryout);


inputclk, current-stage,carryin;


outputnext-stage,carryout;


always@(posedgeclk)


carryout<=carryin¤t-stage;


nextstage<=


关于作者

问题动态

发布时间
2021-12-28 22:27
更新时间
2021-12-28 22:28
关注人数
2 人关注

相关问题

一个 OOS 调查几个月时间,那这个点的稳定性数据怎么体现?再如果 OOS 调查还没结束,下个时间点已经到了呢?
在使用状态的一个计算机化系统,是关键系统,但是没有做验证,前期的信息可能也不全,如何处理?
放行测试的审计追踪数据,需要在每批产品放行前完成审阅,还是可以采取定期抽查的方式进行?比如一个月?
当水系统长期停运(一个月或一年),再确认是否需要按三个阶段来做?
非全营养配方食品的类别是否只能是规定的类别?例如益生菌是否可以单独做一个产品?
原料药用设定的包装包好后,为取样方便,将同一个时间点的样品放到纸板桶中进行稳定性考察,这个纸板桶允许使用吗?
请教大家一个问题, 纯化水系统取样,为什么在取样前需要排水呢?在正常使用过程中为什么不在使用前排水呢?
非最终灭菌小容量注射剂(流通蒸汽100℃,30min)厂房设计有什么特别要求。流通蒸汽100℃,30min改为水浴100℃,30min是否可行?
审计追踪审核报告必须由系统本身生成吗?还是说可以使用另一个更为适当的系统来执行该分析?
产品稳定性研究过程中,发现产品某些设计不合理,进行更改后是否需要重新进行稳定性?

推荐内容

锁存器(latch)和触发器(flip-flop)区别?
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
对于多位的异步信号如何进行同步?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
附加约束的作用?
FPGA和CPLD的区别?
IC设计前端到后端的流程和EDA工具?
同步电路和异步电路的区别?
FPGA设计工程师努力的方向?
FPGA芯片内有哪两种存储器资源?