2
关注
3298
浏览

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage;与门


next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)


module(clk,current-stage,carryin,next-stage,carryout);


inputclk, current-stage,carryin;


outputnext-stage,carryout;


always@(posedgeclk)


carryout<=carryin¤t-stage;


nextstage<=


关于作者

问题动态

发布时间
2021-12-28 22:27
更新时间
2021-12-28 22:28
关注人数
2 人关注

相关问题

冻干机需要单独配一个外置的CIP清洗站吗?
定期风险评价中3.2.2条款,产品批准上市时提出的有关要求,特别是与风险控制有关的要求。是产品设计过程的失效模式分析吗?
在确定一个药品稳定性测试方法是否具有稳定性指示性时,CGMP是否要求都对药品都进行强降解试验?
持续工艺验证的周期每年选一个月进行可不可以?
标准变更同一个注册单元的有源产品,医用注射泵,外观长相不一样,功能相似,关键部件来自同一家,比如电机,电池,开关电源来自同一 以找一台功能最全的检验,其他的做典型性型号覆盖评价就可以?
关于系统划分的问题,一个成型的PLC集成设备是否需单独划分计算机化系统?
有源医疗器械设计应该考虑哪些内容?
临床试验设计的基本要素有哪些?
设计多项标志物联合检测产品需要考虑的问题有哪些?
三批辅料供应商改变要做三批工艺验证和稳定性考察,请问三批用到的辅料供应商可以是同一个批号吗?

推荐内容

建立时间与保持时间的概念?
变压器绝缘损坏该如何处理?
Xilinx中与全局时钟资源和DLL相关的硬件原语?
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
FPGA和CPLD的区别?
MOORE 与 MEELEY状态机的特征?
FPGA设计工程师努力的方向?
系统最高速度计算(最快时钟频率)和流水线设计思想?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
时序设计的实质?