2
关注
2422
浏览

建立时间与保持时间的概念?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:09

建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。

保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。


关于作者

问题动态

发布时间
2021-12-28 22:09
更新时间
2021-12-28 22:09
关注人数
2 人关注

推荐内容

锁存器(latch)和触发器(flip-flop)区别?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
IC设计前端到后端的流程和EDA工具?
FPGA设计工程师努力的方向?
同步电路和异步电路的区别?
FPGA芯片内有哪两种存储器资源?
FPGA设计中如何实现同步时序电路的延时?
为什么触发器要满足建立时间和保持时间?
什么是竞争与冒险现象?怎样判断?如何消除?
时序约束的概念和基本策略?