2
关注
2430
浏览

建立时间与保持时间的概念?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:09

建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。

保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。


关于作者

问题动态

发布时间
2021-12-28 22:09
更新时间
2021-12-28 22:09
关注人数
2 人关注

相关问题

生产基地、厂房和房间的哪些变更可以由公司质量保证体系 (GMP) 覆盖?
注册自检需要按照17025建立实验室体系吗?
水系统长时间停机按各指南原话是停机后需要重新验证,如果重新启用之前把这个定义为重新验证的话,是否参照新系统验证第一周期的方式来,第一周期结束后看同步生产?
固体制剂车间的洁净压缩空气使用点末端需要安装除菌过滤器吗?
药品召回的分级,在什么情况下实施一级召回,二级召回和三级召回,召回时间
回水流速是否需要考虑最差条件即前段时间使用点最大使用量的前提下都满足?
清洁后检测的项目除了可见残留物和放置时间的微生物限度检测外还要检测什么项目呢?
进行电磁兼容试验时,如果设备配用附件(耗材)本身存在使用寿命限制,无法达到试验要求的持续时间,是否可更换同型号附件继续进行测试?
产车间里洁净区非洁净区记录填写时间是电子钟表或者指针式钟表或者其他,化验室记录填写时间是以什么为准?
KSA沙特阿拉伯医疗器械进入,需要注册吗?是什么流程,用多久时间

推荐内容

查找表的原理与结构?
为什么触发器要满足建立时间和保持时间?
HDL语言的层次概念?
什么是时钟抖动?
变压器绝缘损坏该如何处理?
QC080000:2017转版时间安排
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
同步电路和异步电路的区别?
锁存器(latch)和触发器(flip-flop)区别?
FPGA设计中对时钟的使用?(例如分频等)