2
关注
2080
浏览

什么是时钟抖动?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:17

时钟抖动是指芯片的某一个给定点上时钟周期发生暂时性变化,也就是说时钟周期在不同的周期上可能加长或缩短。它是一个平均值为0的平均变量。


关于作者

问题动态

发布时间
2021-12-28 22:16
更新时间
2021-12-28 22:17
关注人数
2 人关注

推荐内容

什么是亚稳态?为什么两级触发器可以防止亚稳态传播?
FPGA设计中如何实现同步时序电路的延时?
什么是竞争与冒险现象?怎样判断?如何消除?
IC设计前端到后端的流程和EDA工具?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
变压器的定期修理周期是多久?
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
时序设计的实质?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
HDL语言的层次概念?