2
关注
4064
浏览

对于多位的异步信号如何进行同步?

查看全部 1 个回答

LX3345680188 二阶会员 用户来自于: 上海市
2021-12-28 22:14

对以一位的异步信号可以使用“一位同步器进行同步”(使用两级触发器),而对于多位的异步信号,可以采用如下方法:

1、可以采用保持寄存器加握手信号的方法(多数据,控制,地址);

2、特殊的具体应用电路结构,根据应用的不同而不同;

3、异步FIFO。(最常用的缓存单元是DPRAM)


关于作者

问题动态

发布时间
2021-12-28 22:13
更新时间
2021-12-28 22:14
关注人数
2 人关注

相关问题

对于AI医疗器械软件产品,临床试验是一定要采用前瞻性研究吗?还是也可以采用回顾性研究?
对于变更的I、II、III类,是不是I类和II类变更只要在省局备案或审评,III类变更才报国家局审批?
对于同一规格、密封系统相同包装数量不同的产品,是否每个包装数量都需要每年考察一个批次?
对于已上市疫苗改变免疫剂量或免疫程序,改变适用人群的应按照什么类型申报?
从何时起我必须使用UDI?对于现有产品是否有过渡期?
对于管路或其他无法进入的设备部件,是否有必要采用直接取样方法?这些部件既不能通过目视检查,也不能通过棉签擦拭。最后的淋洗取样是否足够?
对于生化试剂产品配套使用的校准品,由单一水平变更为多水平的情况,可以变更注册么?
对于 PACS 类产品,同一注册单元内如何确定检测单元 ?
对于标志性成分、卫生学、稳定性试验,需要重做或补做试验项目时,所用受试样品是否必须与原受试样品同批号?
对于 GC, HPLC 适应性测试, FDA 有什么具体要求?

推荐内容

QC080000:2017转版时间安排
电源输入频率描述为50-60Hz与50/60Hz有什么区别?
什么是时钟抖动?
附加约束的作用?
FPGA芯片内有哪两种存储器资源?
变压器的定期修理周期是多久?
建立时间与保持时间的概念?
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
时序约束的概念和基本策略?
锁存器(latch)和触发器(flip-flop)区别?