电子电气

电子电气行业质量内容讨论

共 35 讨论,7天新增 2 个讨论,30天新增 2 个讨论

综合 问题 文章 百科
最新排序
热门排序
推荐内容
等待回答
LX3345680188LX3345680188 回复了问题 2021-12-28 22:30
电子电气
问答 什么是竞争与冒险现象?怎样判断?如何消除?
LX3345680188: 在组合电路中，某一输入变量经过不同途径传输后，到达电路中某一汇合点的时间有先有后，这种现象称竞争；由于竞争而使电路输出发生瞬时错误的现象叫做冒险。（也就是由于竞争产生的毛刺叫做冒险）。判断方法：代数法（如果布尔式中有相反的信号则可能产生竞争和冒险现象）；卡诺图：有两个相切的卡诺圈并且相切处没有被其他...
LX3345680188LX3345680188 回复了问题 2021-12-28 22:31
电子电气
问答 你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗？
LX3345680188: 常用逻辑电平：TTL、CMOS、LVTTL、LVCMOS、ECL（Emitter Coupled Logic）、PECL（Pseudo/Positive Emitter Coupled Logic）、LVDS（Low Voltage Differential Signaling）、GTL（Gunni...
LX3345680188LX3345680188 回复了问题 2021-12-28 22:11
电子电气
问答 时序约束的概念和基本策略？
LX3345680188: 时序约束主要包括周期约束，偏移约束，静态时序路径约束三种。通过附加时序约束可以综合布线工具调整映射和布局布线，使设计达到时序要求。附加时序约束的一般策略是先附加全局约束，然后对快速和慢速例外路径附加专门约束。附加全局约束时，首先定义设计的所有时钟，对各时钟域内的同步元件进行分组，对分组附加周期约束，...
LX3345680188LX3345680188 回复了问题 2021-12-28 22:10
电子电气
问答 什么是亚稳态？为什么两级触发器可以防止亚稳态传播？
LX3345680188: 这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做“一位同步器”，他只能用来对一位异步信号进行同步。两级触发器可防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时间，它在第一个脉冲沿到来后输出的数...
LX3345680188LX3345680188 回复了问题 2021-12-28 22:14
电子电气
问答 对于多位的异步信号如何进行同步？
LX3345680188: 对以一位的异步信号可以使用“一位同步器进行同步”（使用两级触发器），而对于多位的异步信号，可以采用如下方法：1、可以采用保持寄存器加握手信号的方法（多数据，控制，地址）；2、特殊的具体应用电路结构,根据应用的不同而不同；3、异步FIFO。（最常用的缓存单元是DPRAM）
多多猪多多猪 回复了问题 2023-03-02 23:45
电子电气
问答 变压器的定期修理周期是多久？
多多猪: 按照检修工作的性质，变压器检修分为大修和小修。习惯上油浸变压器凡是需要放油吊芯（或吊开钟罩）进行检修的则称为大修；如果不需要放油，不吊芯（吊开钟罩），只在外部检修或补油、进行油处理称为小修。1、运行中变压器大修周期运行中的变压器大修周期按DL/T573-2010《电力变压器检修导则》规定如下：（1）...
LX3345680188LX3345680188 回复了问题 2021-12-28 22:19
电子电气
问答 FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项？
LX3345680188: 三种资源：BLOCK RAM，触发器（FF），查找表（LUT）；注意事项：1、在生成RAM等存储单元时，应该首选BLOCK RAM 资源；其原因有二：第一：使用BLOCK RAM等资源，可以节约更多的FF和4-LUT等底层可编程单元。使用BLOCK RAM可以说是“不用白不用”，是最大程度发挥器件效...
多多猪多多猪 回复了问题 2023-03-02 23:46
电子电气
问答 变压器绝缘损坏该如何处理？
多多猪: 1、运行中的变压器应检查和部位渗油现象，变压器本体无积水，以防止水分和空气进入变压器引起变压器绝缘损坏。2、变压器的呼吸器的油封应保持一定油位并保持畅通，干燥剂保持干燥，保证吸湿效果良好。3、定期检查保证变压器的防爆膜、安全释压阀完好，防止与空气直接连通，造成变压器的油中水份含量增大，使油的绝缘性能...
LX3345680188LX3345680188 回复了问题 2021-12-28 22:29
电子电气
问答 什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
LX3345680188: 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上,要用oc门来实现,由于不用oc门可能使灌电流过大,而烧坏逻辑门. 同时在输出端口应加一个上拉电阻。oc门就是集电极开路门。od门是漏极开路门。
LX3345680188LX3345680188 回复了问题 2021-12-28 22:28
电子电气
问答 用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage？
LX3345680188: carryout=carryin*current-stage；与门next-stage=carryin’*current-stage+carryin*current-stage’;与门，非门，或门（或者异或门）module(clk,current-stage,carryin,next-stage,c...
哪托来了哪托来了 回复了问题 2020-06-30 10:31
电子电气
问答 电源输入频率描述为50-60Hz与50/60Hz有什么区别?
哪托来了: 世界上的（工频，即市电）交流电源的频率标准有50Hz、60Hz两种，介于两者直接的频率标准是不存在的。所以说“50/60Hz”更符合实际，更规范。 
LX3345680188LX3345680188 回复了问题 2021-12-28 22:13
电子电气 质量角色
问答 FPGA设计工程师努力的方向？
LX3345680188: SOPC，高速串行I/O，低功耗，可靠性，可测试性和设计验证流程的优化等方面。随着芯片工艺的提高，芯片容量、集成度都在增加，FPGA设计也朝着高速、高度集成、低功耗、高可靠性、高可测、可验证性发展。芯片可测、可验证，正在成为复杂设计所必备的条件，尽量在上板之前查出bug，将发现bug的时间提前，这也...
LX3345680188LX3345680188 回复了问题 2021-12-28 22:18
电子电气
问答 FPGA设计中如何实现同步时序电路的延时？
LX3345680188: 首先说说异步电路的延时实现：异步电路一半是通过加buffer、两级与非门等来实现延时（我还没用过所以也不是很清楚），但这是不适合同步电路实现延时的。在同步电路中，对于比较大的和特殊要求的延时，一半通过高速时钟产生计数器，通过计数器来控制延时；对于比较小的延时，可以通过触发器打一拍，不过这样只能延迟一...
LX3345680188LX3345680188 回复了问题 2021-12-28 22:16
电子电气
问答 FPGA芯片内有哪两种存储器资源？
LX3345680188: FPGA芯片内有两种存储器资源：一种叫BLOCK RAM,另一种是由LUT配置成的内部存储器（也就是分布式RAM）。BLOCK RAM由一定数量固定大小的存储块构成的，使用BLOCK RAM资源不占用额外的逻辑资源，并且速度快。但是使用的时候消耗的BLOCK RAM资源是其块大小的整数倍。
51zlzl51zlzl 回复了问题 2022-12-20 11:08
电子电气
问答 电气常用的攻牙丝锥和钻头的选择有哪些？
51zlzl: 攻牙丝锥和钻头的选择M3       M4        M5       M6        M8钻头   2.5&n...
发讨论
写文章
话题日志
父话题
行业

2 人关注该话题

热门话题

内审及管审

GSP

偏差

抽样

设施设备

技术支持 WeCenter © 2024 粤ICP备2023143277号-1